트랜지스터特性예비 보고서
페이지 정보
작성일 22-12-17 09:32
본문
Download : 트랜지스터특성예비 보고서.hwp
(그림 첨부)
I. 목 적
transistor의 기본구조에 패한 이해와 역학 및 기본동작을 experiment(실험)을 통해 확인해 본다.
베이스 층의 두께가 양 외각층에 비해 매우 얇은 것은 에미터로부터의 다수캐리어가 베이스 층을 통과하여 콜렉터 층으로 보다 쉽게 유입되도록 하기 위함이며, 또 베이스층의 도우핑 농도가 양외각층에 비해 낮은 것은 베이스층의 다수캐리어의 수를 제한함으로써 베이스층의 도전성을 감소(저항은 증가)시키기 위한 것이다. 즉, 다수캐리어를 보다 많이 가지고 있어서 다수 캐리어의 공급원(Source)이 되는 곳이 에미터, 이들 캐리어를 받아들이는 곳이 콜렉터가 된다된다. 그림 1의 transistor 구조에서 보는 것처럼 transistor의 가운데 층인 베이스 B(base)는 transistor 전체 두께의 대략 150분의 1 정도로 매우 얇고(0.02nm 정도) 도우핑 정도도 양 외각층보다 10분의 1 또는 그 이하가 될 정도로 낮다.
(a) N-P-N형 (b) P-N-P형
그림 1 transistor의 구조와 직류 바이어스
(a) N-P-N형 (b) P-N-P형
그림 2 전기적 심볼
양 외각층에 대한 E, C 표시는 각각 Emitter, Collector를 의미하며 베이스 및 콜렉터쪽으로의 확산이 보다 잘 이루어지도록 도우핑 농도를 보다 크게 한 쪽이 에미터가 된다된다.
베이스층의 도전성 감소는 transistor를 동작시키기 위해 그림 1에서와 같이 직류 바이어스(, )를 인가할 때 에미터로부터 베이스로 유입되는 다수캐리어의 수를 감소시키는 반면 콜렉터로의 유입량은 보다 크게 할 수 있다 그림 2의 (a), (b)는 각각 그림 1의 n-p-n, p-n-p형 transistor의 전기적 심볼을 나타내고 있으며 동 그림에서의 화살표 방향은 정공(전류…(생략(省略))
순서
트랜지스터特性예비 보고서
트랜지스터특성 예비 보고서 내용 입니다.(그림 첨부)실험5[1].트랜지스터특성예비보고서 , 트랜지스터특성예비 보고서공학기술레포트 ,
설명
실험5[1].트랜지스터特性예비보고서
,공학기술,레포트
레포트/공학기술
Download : 트랜지스터특성예비 보고서.hwp( 98 )
다.
트랜지스터特性 예비 보고서 내용 입니다.
II. 내 용
1) transistor의 구조
transistor는 두 개의 n형층과 한 개의 p형층, 또는 두 개의 p형층과 한 개의 n형 층으로 이루어진 3층 반도체 디바이스로서 전자를 n-p-n형, 후자를 p-n-p형 transistor라 한다.
